Diagrama de temporização de execução da mensagem (Linha = FALSE)
A tabela a seguir descreve as condições de mensagem e o status de bits para cada etapa da execução identificada no diagrama de temporização, quando o linha torna-se FALSE durante a execução.
Etapa | Descrição da mensagem | Status de bits |
|---|---|---|
1 | A condição de linha torna-se VERDADEIRA. A execução da mensagem está ativada. | Bit EN está configurado. Todos os outros bits foram limpos. |
2 | A condição de linha torna-se FALSA. A execução da mensagem continua. | |
3 | Buffer da mensagem é adquirido. Neste momento, os dados de entrada (isto é, o parâmetro de "dados" para gravar mensagens) são copiados para transmissão. As alterações subsequentes nos dados de entrada não serão refletidas na mensagem transmitida. | Bit EW está configurado. |
4 | Transmissão da mensagem inicia. | O bit EW foi apagado. O bit ST for definido. |
5 | Resposta da mensagem é recebida. | O bit ST é limpo. O bit DN é definido. |
6 | Mensagem é submetida à varredura novamente depois da etapa 5. | O bit EN for apagado. |
Diagrama de temporização para (Linha = FALSE)
Diagrama de temporização quando a condição da linha é false
Dê sua opinião